LCMXO640C-4TN144C FPGA – Праграмуемы палявы матрыца 640 LUTS 113 I/O
♠ Апісанне прадукту
| Атрыбут прадукту | Значэнне атрыбута |
| Вытворца: | Рашэцістая |
| Катэгорыя прадукту: | FPGA - Праграмуемая палявая матрыца |
| RoHS: | Дэталі |
| серыя: | LCMXO640C |
| Колькасць лагічных элементаў: | 640 LE |
| Колькасць уводаў/вывадаў: | 113 увод-вывад |
| Напружанне сілкавання - Мін.: | 1,71 В |
| Напружанне сілкавання - макс.: | 3,465 В |
| Мінімальная працоўная тэмпература: | 0 С |
| Максімальная працоўная тэмпература: | + 85 С |
| Хуткасць перадачы дадзеных: | - |
| Колькасць прыёмаперадатчыкаў: | - |
| Стыль мантажу: | SMD/SMT |
| Пакет/чахол: | TQFP-144 |
| Упакоўка: | паднос |
| Марка: | Рашэцістая |
| Размеркаваная аператыўная памяць: | 6,1 кбіт |
| Рост: | 1,4 мм |
| Даўжыня: | 20 мм |
| Максімальная працоўная частата: | 550 МГц |
| Адчувальны да вільгаці: | так |
| Колькасць блокаў лагічнага масіва - LAB: | 80 ЛАБ |
| Працоўны ток харчавання: | 17 мА |
| Працоўная напруга харчавання: | 1,8 В/2,5 В/3,3 В |
| Тып прадукту: | FPGA - Праграмуемая палявая матрыца |
| Завадская колькасць упакоўкі: | 60 |
| Падкатэгорыя: | Праграмуемыя лагічныя мікрасхемы |
| Агульная памяць: | 6,1 кбіт |
| Шырыня: | 20 мм |
| Вага: | 1,319 г |
Энерганезалежны, бясконца пераналаджвальны
• Імгненнае ўключэнне – уключаецца за мікрасекунды
• Адзін чып, знешняя памяць канфігурацыі не патрабуецца
• Выдатная бяспека дызайну, адсутнасць бітавага патоку для перахопу
• Пераканфігураваць логіку на аснове SRAM за мілісекунды
• SRAM і энерганезалежная памяць, праграмуемая праз порт JTAG
• Падтрымлівае фонавае праграмаванне энерганезалежнай памяці
Рэжым сну
• Дазваляе зніжэнне статычнага току да 100 разоў
Пераканфігурацыя TransFR™ (TFR)
• Абнаўленне логікі ўнутры поля падчас працы сістэмы
Высокая шчыльнасць уводу-вываду ў лагічную
• Ад 256 да 2280 LUT4
• Ад 73 да 271 уводаў/вывадаў з шырокімі опцыямі пакетаў
• Падтрымліваецца перанос шчыльнасці
• Упакоўка без свінцу/сумяшчальная з RoHS
Убудаваная і размеркаваная памяць
• Да 27,6 Кбіт sysMEM™ Embedded Block RAM
• Да 7,7 Кбіт размеркаванай аператыўнай памяці
• Спецыяльная логіка кіравання FIFO
Гнуткі буфер уводу-вываду
• Праграмуемы буфер sysIO™ падтрымлівае шырокі спектр інтэрфейсаў:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
- PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
PLL sysCLOCK™
• Да двух аналагавых PLL на прыладу
• Гадзіннік множання, дзялення і зруху фазы
Падтрымка на сістэмным узроўні
• Памежнае сканаванне стандарту IEEE 1149.1
• Убудаваны асцылятар
• Прылады працуюць з крыніцай харчавання 3,3 В, 2,5 В, 1,8 В або 1,2 В
• Сумяшчальнае з IEEE 1532 унутрысістэмнае праграмаванне
