32-бітныя мікракантролеры SPC5605BK0VLL6 – MCU BOLERO 1M Cu WIRE
♠ Апісанне прадукту
| Атрыбут прадукту | Значэнне атрыбута |
| Вытворца: | NXP |
| Катэгорыя прадукту: | 32-бітныя мікракантролеры - MCU |
| RoHS: | Падрабязнасці |
| Серыя: | MPC5605B |
| Стыль мантажу: | Паверхневы мантаж/паверхневы мантаж |
| Пакет / корпус: | LQFP-100 |
| Ядро: | e200z0 |
| Памер памяці праграмы: | 768 кБ |
| Памер аператыўнай памяці для дадзеных: | 64 кБ |
| Шырыня шыны дадзеных: | 32-бітны |
| Разрозненне АЦП: | 10 біт, 12 біт |
| Максімальная тактавая частата: | 64 МГц |
| Колькасць уваходаў/выхадаў: | 77 уводаў/вывадаў |
| Напружанне харчавання - мін.: | 3 В |
| Напружанне харчавання - макс.: | 5,5 В |
| Мінімальная рабочая тэмпература: | - 40°C |
| Максімальная рабочая тэмпература: | +105°C |
| Кваліфікацыя: | AEC-Q100 |
| Упакоўка: | Латок |
| Брэнд: | NXP Semiconductors |
| Тып аператыўнай памяці дадзеных: | SRAM |
| Тып інтэрфейсу: | CAN, I2C, LIN, SPI |
| Адчувальнасць да вільгаці: | Так |
| Серыя працэсараў: | MPC560xB |
| Прадукт: | Мікракантролер |
| Тып прадукту: | 32-бітныя мікракантролеры - MCU |
| Тып памяці праграм: | Успышка |
| Колькасць у заводскай упакоўцы: | 90 |
| Падкатэгорыя: | Мікракантролеры - MCU |
| Вартавыя таймеры: | Вартавы таймер |
| Псеўданімы часткі №: | 935325828557 |
| Вага адзінкі: | 0,024170 унцыі |
♠Тэхнічныя характарыстыкі мікракантролера MPC5607B
Гэта сямейства 32-бітных мікракантролераў тыпу «сістэма на крышталі» (SoC) з'яўляецца найноўшым дасягненнем у галіне інтэграваных аўтамабільных кантролераў. Яно належыць да пашыранага сямейства прадуктаў, арыентаваных на аўтамабільную тэхніку, прызначаных для вырашэння наступнай хвалі прымянення кузаўной электронікі ў транспартных сродках.
Перадавое і эканамічна эфектыўнае ядро галоўнага працэсара e200z0h гэтага сямейства аўтамабільных кантролераў адпавядае тэхналогіі Power Architecture і рэалізуе толькі APU (дапаможны працэсарны блок) VLE (кадаванне са зменнай даўжынёй), што забяспечвае палепшаную шчыльнасць кода. Яно працуе на частаце да 64 МГц і прапануе высокапрадукцыйную апрацоўку, аптымізаваную для нізкага спажывання энергіі. Яно выкарыстоўвае даступную інфраструктуру распрацоўкі сучасных прылад Power Architecture і падтрымліваецца праграмнымі драйверамі, аперацыйнымі сістэмамі і кодам канфігурацыі для палягчэння рэалізацыі карыстальнікамі.
• Адзін выпуск, 32-бітны комплекс ядраў працэсара (e200z0h)
— Адпавядае катэгорыі ўбудаваных тэхналогій Power Architecture®
— Палепшаны набор інструкцый, які дазваляе кадаванне са зменнай даўжынёй (VLE) для памяншэння памеру кода. З дапамогай дадатковага кадавання змешаных 16- і 32-бітных інструкцый можна дасягнуць значнага памяншэння памеру кода.
• Кантролер флэш-памяці падтрымлівае да 1,5 МБ убудаванай флэш-памяці
• 64 (4 × 16) КБ убудаванай флэш-памяці з ECC
• Да 96 КБ убудаванай SRAM
• Блок абароны памяці (MPU) з 8 дэскрыптарамі рэгіёнаў і 32-байтавай гранулярнасцю рэгіёнаў для некаторых членаў сямейства (падрабязнасці ў Табліцы 1).
• Кантролер перапыненняў (INTC), здольны апрацоўваць 204 крыніцы перапыненняў з выбарам прыярытэту
• Частотна-мадуляваная фазавая аўтападлада (FMPLL)
• Архітэктура перамыкача Crossbar для адначасовага доступу да перыферыйных прылад, флэш-памяці або аператыўнай памяці з некалькіх галоўных шын
• 16-канальны кантролер eDMA з некалькімі крыніцамі запытаў на перадачу з выкарыстаннем мультыплексара DMA
• Модуль дапамогі пры загрузцы (BAM) падтрымлівае ўнутранае праграмаванне флэш-памяці праз паслядоўны порт (CAN або SCI)
• Таймер падтрымлівае каналы ўводу/вываду, забяспечваючы шэраг 16-бітных функцый захопу ўваходнага сігналу, параўнання выхаднога сігналу і шырынёва-імпульснай мадуляцыі (eMIOS)
• 2 аналага-лічбавыя пераўтваральнікі (АЛП): адзін 10-бітны і адзін 12-бітны
• Блок перакрыжаванага запуску для сінхранізацыі пераўтварэнняў АЦП з падзеяй таймера ад eMIOS або PIT
• Да 6 модуляў паслядоўнага перыферыйнага інтэрфейсу (DSPI)
• Да 10 модуляў паслядоўнага камунікацыйнага інтэрфейсу (LINFlex)
• Да 6 палепшаных поўных модуляў CAN (FlexCAN) з наладжвальнымі буферамі
• 1 модуль інтэрфейсу міжінтэгральнай схемы (I2C)
• Да 149 канфігуруемых кантактаў агульнага прызначэння, якія падтрымліваюць аперацыі ўводу і вываду (залежыць ад корпуса)
• Лічыльнік рэальнага часу (RTC)
• Крыніца тактавага сігналу ад унутранага генератара 128 кГц або 16 МГц з падтрымкай аўтаномнага абуджэння з дазволам 1 мс і максімальным тайм-аўтам 2 секунды
• Дадатковая падтрымка RTC з крыніцай тактавай сігналізацыі ад знешняга кварцавага генератара 32 кГц, падтрымка абуджэння з дазволам 1 секунда і максімальным часам чакання 1 гадзіна
• Да 8 перыядычных таймераў перапыненняў (PIT) з 32-бітным лічыльнікам
• Інтэрфейс распрацоўкі Nexus (NDI) у адпаведнасці з IEEE-ISTO 5001-2003 Class Two Plus
• Тэставанне межаў прылады/платы падтрымліваецца ў адпаведнасці з Joint Test Action Group (JTAG) стандарту IEEE (IEEE 1149.1)
• Убудаваны рэгулятар напружання (VREG) для рэгулявання ўваходнага харчавання для ўсіх унутраных узроўняў
