SPC5634MF2MLQ80 32-бітныя мікракантролеры – MCU NXP 32-бітны MCU, ядро Power Arch, 1.5 МБ флэш-памяці, 80 МГц, -40/+125°C, аўтамабільны клас, QFP 144
♠ Апісанне прадукту
| Атрыбут прадукту | Значэнне атрыбута |
| Вытворца: | NXP |
| Катэгорыя прадукту: | 32-бітныя мікракантролеры - MCU |
| RoHS: | Падрабязнасці |
| Серыя: | MPC5634M |
| Стыль мантажу: | Паверхневы мантаж/паверхневы мантаж |
| Пакет/корпус: | LQFP-144 |
| Ядро: | e200z3 |
| Памер памяці праграмы: | 1,5 МБ |
| Памер аператыўнай памяці для дадзеных: | 94 кБ |
| Шырыня шыны дадзеных: | 32-бітны |
| Разрозненне АЦП: | 2 x 8 біт/10 біт/12 біт |
| Максімальная тактавая частата: | 80 МГц |
| Колькасць уваходаў/выхадаў: | 80 уводаў/вывадаў |
| Напружанне харчавання - мін.: | 1,14 В |
| Напружанне харчавання - макс.: | 1,32 В |
| Мінімальная рабочая тэмпература: | - 40°C |
| Максімальная рабочая тэмпература: | +150°C |
| Кваліфікацыя: | AEC-Q100 |
| Упакоўка: | Латок |
| Аналагавае напружанне харчавання: | 5,25 В |
| Брэнд: | NXP Semiconductors |
| Тып аператыўнай памяці дадзеных: | SRAM |
| Напружанне ўводу/вываду: | 5,25 В |
| Адчувальнасць да вільгаці: | Так |
| Прадукт: | Мікракантролер |
| Тып прадукту: | 32-бітныя мікракантролеры - MCU |
| Тып памяці праграм: | Успышка |
| Колькасць у заводскай упакоўцы: | 60 |
| Падкатэгорыя: | Мікракантролеры - MCU |
| Вартавыя таймеры: | Вартавы таймер |
| Псеўданімы часткі №: | 935311091557 |
| Вага адзінкі: | 1,319 г |
♠ 32-бітныя мікракантролеры - MCU
Гэтыя 32-бітныя аўтамабільныя мікракантролеры ўяўляюць сабой сямейства прылад тыпу «сістэма на крышталі» (SoC), якія ўтрымліваюць усе функцыі сямейства MPC5500 і мноства новых функцый у спалучэнні з высокапрадукцыйнай 90-нм CMOS-тэхналогіяй, што забяспечвае істотнае зніжэнне кошту на адну функцыю і значнае паляпшэнне прадукцыйнасці. Перадавае і эканамічна эфектыўнае ядро галоўнага працэсара гэтага сямейства аўтамабільных кантролераў пабудавана на тэхналогіі Power Architecture®. Гэта сямейства змяшчае паляпшэнні, якія паляпшаюць прыдатнасць архітэктуры для ўбудаваных прыкладанняў, уключае дадатковую падтрымку інструкцый для лічбавай апрацоўкі сігналаў (DSP), інтэгруе тэхналогіі, такія як палепшаны блок апрацоўкі часу, палепшаны аналага-лічбавы пераўтваральнік з чаргой, сетка кантролераў і палепшаная модульная сістэма ўводу-вываду, якія важныя для сучасных прыкладанняў для сілавых агрэгатаў ніжэйшага класа. Гэта сямейства прылад з'яўляецца цалкам сумяшчальным пашырэннем сямейства MPC5500 ад Freescale. Прылада мае адзін узровень іерархіі памяці, якая складаецца з да 94 КБ убудаванай SRAM і да 1,5 МБ унутранай флэш-памяці. Прылада таксама мае знешні інтэрфейс шыны (EBI) для «каліброўкі». Гэты знешні інтэрфейс шыны быў распрацаваны для падтрымкі большасці стандартных модуляў памяці, якія выкарыстоўваюцца ў сямействах MPC5xx і MPC55xx.
• Рабочыя параметры
— Цалкам статычны рэжым працы, 0 МГц–80 МГц (плюс 2% частотнай мадуляцыі – 82 МГц)
— Працоўны дыяпазон тэмператур пераходу ад –40 ℃ да 150 ℃
— Канструкцыя з нізкім энергаспажываннем
– Рассейваемая магутнасць менш за 400 мВт (намінальная)
– Распрацавана для дынамічнага кіравання харчаваннем ядра і перыферыйных прылад
– Праграмна кіраванае кіраванне тактавай сінхранізацыяй перыферыйных прылад
– Рэжым спынення з нізкім энергаспажываннем, калі ўсе гадзіннікі спыненыя
— Выраблена па 90-нм тэхналагічным працэсе
— Унутраная логіка 1,2 В
— Адзінарны блок харчавання з напружаннем 5,0 В -10%/+5% (ад 4,5 В да 5,25 В) з унутраным рэгулятарам, які забяспечвае 3,3 В і 1,2 В для ядра
— Уваходныя і выходныя кантакты з дыяпазонам 5,0 В -10%/+5% (ад 4,5 В да 5,25 В)
– Узроўні пераключэння CMOS VDDE 35%/65% (з гістэрэзісам)
– Выбар гістэрэзісу
– Выбар кіравання хуткасцю нарастання
— Вывады Nexus сілкуюцца ад крыніцы харчавання 3,3 В
— Распрацавана з выкарыстаннем метадаў зніжэння электрамагнітных перашкод
– Фазавая аўтападстройка частоты
– Частотная мадуляцыя частаты сістэмнага тактавага сігналу
– Ёмістасць байпаса на чыпе
– Выбар хуткасці нарастання і сілы прывада
• Высокапрадукцыйны працэсар e200z335
— 32-бітная мадэль праграміста паводле кнігі E па архітэктуры Power
— Паляпшэнні кадавання зменнай даўжыні
– Дазваляе дадаткова кадаваць набор інструкцый Power Architecture ў змешаных 16- і 32-бітных інструкцыях
– Прыводзіць да памяншэння памеру кода
— Адзінкавая праблема, 32-бітны працэсар, сумяшчальны з тэхналогіяй Power Architecture
— Выкананне па парадку і зняцце з эксплуатацыі
— Дакладная апрацоўка выключэнняў
— Блок апрацоўкі аддзялення
– Спецыяльны суматар разліку адрасоў філіялаў
– Паскарэнне разгалінаванняў з выкарыстаннем буфера інструкцый папярэдняга прагляду разгалінаванняў
— Блок загрузкі/захоўвання
– Затрымка нагрузкі ў адзін цыкл
– Цалкам канвеерны
– Падтрымка лінейнага і лінейнага байтаў
– Падтрымка няправільнага доступу
– Нулявая колькасць бурбалак у трубаправодзе пры нагрузцы да выкарыстання
— Трыццаць два 64-бітныя рэгістры агульнага прызначэння (GPR)
— Блок кіравання памяццю (MMU) з 16-запісным цалкам асацыятыўным буферам пераўтварэння з магчымасцю пошуку па баках (TLB)
— Асобная шына інструкцый і шына загрузкі/захавання
— Падтрымка вектарных перапыненняў
— Затрымка перапынення < 120 нс пры 80 МГц (вымяраецца ад запыту перапынення да выканання першай інструкцыі апрацоўшчыка выключэнняў перапынення)
