32-разрадныя мікракантролеры SPC5634MF2MLQ80 – 32-разрадны мікракантролер MCU NXP, ядро Power Arch, 1,5 МБ флэш-памяці, 80 МГц, -40/+125 градусаў C, аўтамабільны клас, QFP 144
♠ Апісанне прадукту
| Атрыбут прадукту | Значэнне атрыбута |
| Вытворца: | NXP |
| Катэгорыя прадукту: | 32-бітныя мікракантролеры - MCU |
| RoHS: | Дэталі |
| серыя: | MPC5634M |
| Стыль мантажу: | SMD/SMT |
| Пакет/чахол: | LQFP-144 |
| Ядро: | e200z3 |
| Памер памяці праграмы: | 1,5 МБ |
| Памер аператыўнай памяці для даных: | 94 кБ |
| Шырыня шыны даных: | 32 біт |
| Раздзяленне АЛП: | 2 х 8 біт/10 біт/12 біт |
| Максімальная тактавая частата: | 80 МГц |
| Колькасць уводаў/вывадаў: | 80 уводаў/вывадаў |
| Напружанне сілкавання - Мін.: | 1,14 В |
| Напружанне сілкавання - макс.: | 1,32 В |
| Мінімальная працоўная тэмпература: | - 40 С |
| Максімальная працоўная тэмпература: | + 150 С |
| Кваліфікацыя: | AEC-Q100 |
| Упакоўка: | паднос |
| Напружанне аналагавага сілкавання: | 5,25 В |
| Марка: | NXP Semiconductors |
| Тып памяці дадзеных: | SRAM |
| Напружанне ўводу/вываду: | 5,25 В |
| Адчувальны да вільгаці: | так |
| прадукт: | MCU |
| Тып прадукту: | 32-бітныя мікракантролеры - MCU |
| Тып памяці праграмы: | Успышка |
| Завадская колькасць упакоўкі: | 60 |
| Падкатэгорыя: | Мікракантролеры - MCU |
| Вартавыя таймеры: | Вартавы таймер |
| Частка # Псеўданімы: | 935311091557 |
| Вага: | 1,319 г |
♠ 32-бітныя мікракантролеры - MCU
Гэтыя 32-разрадныя аўтамабільныя мікракантролеры ўяўляюць сабой сямейства прылад сістэмы на чыпе (SoC), якія ўтрымліваюць усе функцыі сямейства MPC5500 і мноства новых функцый у спалучэнні з высокапрадукцыйнай тэхналогіяй 90 нм CMOS для забеспячэння істотнага зніжэння кошту на функцыю і значнага павышэнне прадукцыйнасці.Перадавое і эканамічна эфектыўнае ядро хост-працэсара гэтага сямейства аўтамабільных кантролераў пабудавана на тэхналогіі Power Architecture®.Гэта сямейства змяшчае ўдасканаленні, якія паляпшаюць адпаведнасць архітэктуры ва ўбудаваных праграмах, уключае падтрымку дадатковых інструкцый для лічбавай апрацоўкі сігналаў (DSP), аб'ядноўвае тэхналогіі, такія як пашыраны блок працэсара часу, пашыраны аналога-лічбавы пераўтваральнік з чаргай, сетка кантролера і палепшаная модульная сістэма ўводу-вываду, якая важная для сучасных прымянення трансмісіі ніжэйшага ўзроўню.Гэта сямейства прылад з'яўляецца цалкам сумяшчальным пашырэннем сямейства MPC5500 ад Freescale.Прылада мае адзіны ўзровень іерархіі памяці, які складаецца з убудаванай памяці SRAM аб'ёмам да 94 КБ і ўнутранай флэш-памяці аб'ёмам да 1,5 МБ.Прылада таксама мае знешні інтэрфейс шыны (EBI) для «каліброўкі».Гэты знешні інтэрфейс шыны быў распрацаваны для падтрымкі большасці стандартных памяці, якія выкарыстоўваюцца ў сем'ях MPC5xx і MPC55xx.
• Працоўныя параметры
— Цалкам статычны рэжым працы, 0 МГц– 80 МГц (плюс 2% частотная мадуляцыя – 82 МГц)
— Працоўны дыяпазон тэмператур спалучэння ад –40 ℃ да 150 ℃
— Дызайн малой магутнасці
– Менш за 400 мВт рассейванай магутнасці (намінальная)
– Прызначаны для дынамічнага кіравання харчаваннем ядра і перыферыйных прылад
– Праграмна кіраванае тактавае стробаванне перыферыйных прылад
– Рэжым прыпынку з нізкім энергаспажываннем, усе гадзіны спынены
— Выраблены па тэхпрацэсе 90 нм
— Унутраная логіка 1,2 В
— Адзін блок сілкавання з 5,0 В -10%/+5% (4,5 В да 5,25 В) з унутраным рэгулятарам для забеспячэння 3,3 В і 1,2 В для ядра
— Уваходныя і выхадныя кантакты з дыяпазонам 5,0 В -10%/+5% (ад 4,5 В да 5,25 В)
– Узроўні пераключэння 35%/65% VDDE CMOS (з гістэрэзісам)
– Гістэрэзіс па выбары
– Выбар кантролю хуткасці нарастання
— Штыфты Nexus з харчаваннем ад 3,3 В
— Распрацаваны з выкарыстаннем метадаў зніжэння электрамагнітных перашкод
– Фазавая аўтападстройка
– Частотная мадуляцыя тактавай частаты сістэмы
– Ёмістасць байпаса на чыпе
– Выбар хуткасці нарастання і сілы прывада
• Высокапрадукцыйны асноўны працэсар e200z335
— 32-бітная мадэль праграміста Power Architecture Book E
— Паляпшэнні кадавання зменнай даўжыні
– Дазваляе набор інструкцый Power Architecture дадаткова кадзіраваць у змешаных 16 і 32-бітных інструкцыях
– Вынікі ў меншым памеры кода
— Адна выпуск, 32-разрадны працэсар, сумяшчальны з тэхналогіяй Power Architecture
— У парадку выканання і выхаду на пенсію
— Дакладная апрацоўка выключэнняў
— Блок апрацоўкі галін
– Выдзелены суматар разліку адрасоў аддзяленняў
– Паскарэнне разгалінавання з дапамогай буфера інструкцый Branch Lookahead
— Блок загрузкі/захоўвання
– Затрымка загрузкі на адзін цыкл
– Цалкам канвеерная
– Падтрымка Big і Little Endian
– Падтрымка няправільнага доступу
– Бурбалкі ў трубаправодзе без нагрузкі да выкарыстання
— Трыццаць два 64-бітныя рэгістры агульнага прызначэння (GPR)
— Блок кіравання памяццю (MMU) з цалкам асацыятыўным буферам перакладу (TLB) з 16 запісамі
— Асобны аўтобус інструкцый і аўтобус загрузкі/захоўвання
— Падтрымка вектарных перапыненняў
— Затрымка перапынення < 120 нс пры 80 МГц (вымяраецца ад запыту перапынення да выканання першай інструкцыі апрацоўшчыка выключэнняў перапынення)
