SPC5644AF0MLU2 32-бітныя мікракантролеры – MCU 32BIT3MB Flsh192KRAM
♠ Апісанне прадукту
Атрыбут прадукту | Значэнне атрыбута |
Вытворца: | NXP |
Катэгорыя прадукту: | 32-бітныя мікракантролеры - MCU |
RoHS: | Дэталі |
серыя: | MPC5644A |
Стыль мантажу: | SMD/SMT |
Ядро: | e200z4 |
Памер памяці праграмы: | 4 МБ |
Памер аператыўнай памяці для даных: | 192 кБ |
Шырыня шыны даных: | 32 біт |
Максімальная тактавая частата: | 120 МГц |
Мінімальная працоўная тэмпература: | - 40 С |
Максімальная працоўная тэмпература: | + 125 С |
Кваліфікацыя: | AEC-Q100 |
Упакоўка: | паднос |
Марка: | NXP Semiconductors |
Адчувальны да вільгаці: | так |
Серыя працэсара: | MPC5644A |
Тып прадукту: | 32-бітныя мікракантролеры - MCU |
Завадская колькасць упакоўкі: | 200 |
Падкатэгорыя: | Мікракантролеры - MCU |
Частка # Псеўданімы: | 935321662557 |
Вага: | 1,868 г |
♠ 32-бітныя мікракантролеры - MCU
Ядро хост-працэсара e200z4 мікракантролера пабудавана на аснове тэхналогіі Power Architecture® і распрацавана спецыяльна для ўбудаваных прыкладанняў.У дадатак да тэхналогіі Power Architecture гэта ядро падтрымлівае інструкцыі для лічбавай апрацоўкі сігналаў (DSP).MPC5644A мае два ўзроўні іерархіі памяці, якая складаецца з 8 КБ кэша інструкцый, які падтрымліваецца 192 КБ SRAM на чыпе і 4 МБ унутранай флэш-памяці.
MPC5644A уключае знешні інтэрфейс шыны, а таксама шыну каліброўкі, якая даступная толькі пры выкарыстанні сістэмы вертыкальнай каліброўкі Freescale VertiCal.У гэтым дакуменце апісваюцца характарыстыкі MPC5644A і вылучаюцца важныя электрычныя і фізічныя характарыстыкі прылады.
• Ядро e200z4 Power Architecture 150 МГц
— Кадаванне інструкцый зменнай даўжыні (VLE)
— Суперскалярная архітэктура з 2 выканаўчымі блокамі
— Да 2 інструкцый цэлага ліку або з плаваючай коскай за цыкл
— Да 4 аперацый множання і назапашвання за цыкл
• Арганізацыя памяці
— 4 МБ флэш-памяці на чыпе з ECC і чытаннем падчас запісу (RWW)
— 192 КБ SRAM на чыпе з функцыяй чакання (32 КБ) і ECC
— 8 КБ кэш-памяці інструкцый (з блакіроўкай радкоў), наладжваецца як 2- ці 4-канфігурацыйны
— 14 + 3 КБ кода eTPU і аператыўнай памяці для даных
— 5 ✖ 4 папярочныя перамыкачы (XBAR)
— ММУ на 24 запісы
— Знешні інтэрфейс шыны (EBI) з падпарадкаваным і галоўным портам
• Адказная абарона
— Блок абароны памяці (MPU) на 16 запісаў
— Блок CRC з 3 субмодулямі
— Датчык тэмпературы спалучэння
• Перапыненні
— Наладжвальны кантролер перапынення (з NMI)
— 64-канальны DMA
• Паслядоўныя каналы
— 3 ✖ eSCI
— 3 ✖ DSPI (2 з якіх падтрымліваюць ніжні Micro Second Channel [MSC])
— 3 ✖ FlexCAN з 64 паведамленнямі кожны
— 1 ✖ модуль FlexRay (V2.1) да 10 Мбіт/с з падвойным або адным каналам і 128 аб'ектамі паведамленняў і ECC
• 1 ✖ eMIOS: 24 уніфікаваных канала
• 1 ✖ eTPU2 (другое пакаленне eTPU)
— 32 стандартных канала
— 1 ✖ модуль рэакцыі (6 каналаў з трыма выхадамі на канал)
• 2 палепшаных аналагава-лічбавых пераўтваральніка з чаргой (eQADC)
— Сорак 12-бітных уваходных каналаў (мультыплексаваных на 2 АЦП);з магчымасцю пашырэння да 56 каналаў з дапамогай знешніх мультыплексараў
— 6 чэргаў каманд
— Трыгер і падтрымка DMA
— Мінімальны час пераўтварэння 688 нс
• Убудаваны загрузчык CAN/SCI/FlexRay Bootstrap з модулям дапамогі пры загрузцы (BAM)
• Нексус
— Клас 3+ для ядра e200z4
— 1 клас для eTPU
• JTAG (5-кантактны)
• Семафор запуску распрацоўкі (DTS)
— Рэгістр семафораў (32-разрадны) і ідэнтыфікацыйны рэгістр
— Выкарыстоўваецца як частка выкліканага пратаколу збору даных
— Штыфт EVTO выкарыстоўваецца для сувязі са знешнім інструментам
• Генерацыя гадзінніка
— Убудаваны асноўны генератар 4–40 МГц
— FMPLL на чыпе (частотна-мадуляваная фазавая аўтападстройка частоты)
• Да 120 ліній уводу-вываду агульнага прызначэння
— Індывідуальна праграмуемы ў якасці ўваходу, выхаду або спецыяльнай функцыі
— Праграмуемы парог (гістэрэзіс)
• Рэжым зніжэння магутнасці: павольны, прыпынак і рэжым чакання
• Гнуткая схема паставак
— Адна сілкаванне 5 В са знешнім баластам
— Некалькі знешніх крыніц харчавання: 5 В, 3,3 В і 1,2 В
• Пакеты
— 176 LQFP
— 208 МАПБГА
— 324 ТЭПБГА
496-кантактны CSP (толькі інструмент каліброўкі)