XC6SLX25-2FTG256C FPGA – праграмуемая палявая вентыляцыйная матрыца Фабрыка зараз не прымае заказы на гэты прадукт.
♠ Апісанне прадукту
| Атрыбут прадукту | Значэнне атрыбута |
| Вытворца: | Xilinx |
| Катэгорыя прадукту: | FPGA - Праграмуемая палявая матрыца |
| RoHS: | Дэталі |
| серыя: | XC6SLX25 |
| Колькасць лагічных элементаў: | 24051 LE |
| Колькасць уводаў/вывадаў: | 186 увод-вывад |
| Напружанне сілкавання - Мін.: | 1,14 В |
| Напружанне сілкавання - макс.: | 1,26 В |
| Мінімальная працоўная тэмпература: | 0 С |
| Максімальная працоўная тэмпература: | + 85 С |
| Хуткасць перадачы дадзеных: | - |
| Колькасць прыёмаперадатчыкаў: | - |
| Стыль мантажу: | SMD/SMT |
| Пакет/чахол: | FBGA-256 |
| Марка: | Xilinx |
| Размеркаваная аператыўная памяць: | 229 кбіт |
| Убудаваны блок аператыўнай памяці - EBR: | 936 кбіт |
| Максімальная працоўная частата: | 1080 МГц |
| Адчувальны да вільгаці: | так |
| Колькасць блокаў лагічнага масіва - LAB: | 1879 ЛАБ |
| Працоўная напруга харчавання: | 1,2 В |
| Тып прадукту: | FPGA - Праграмуемая палявая матрыца |
| Завадская колькасць упакоўкі: | 1 |
| Падкатэгорыя: | Праграмуемыя лагічныя мікрасхемы |
| Гандлёвая назва: | Спартанец |
| Вага: | 21,576 г |
♠ Агляд сям'і Spartan-6
Сямейства Spartan®-6 забяспечвае перадавыя магчымасці сістэмнай інтэграцыі з самым нізкім агульным коштам для вялікіх аб'ёмаў прыкладанняў.Сямейства з трынаццаці членаў забяспечвае пашыраную шчыльнасць ад 3840 да 147443 лагічных ячэек з удвая меншым энергаспажываннем у параўнанні з папярэднімі сем'ямі Spartan і больш хуткім і шырокім падключэннем.Сямейства Spartan-6, заснаванае на адпрацаванай 45-нанаметровай маламагутнай меднай тэхналогіі, якая забяспечвае аптымальны баланс кошту, магутнасці і прадукцыйнасці, прапануе новую, больш эфектыўную табліцу пошуку з 6 уваходамі (LUT) з падвойным рэгістрам. логіка і багаты выбар убудаваных блокаў сістэмнага ўзроўню.Сюды ўваходзяць 18 Кб (2 х 9 Кб) блока аператыўнай памяці, фрагменты DSP48A1 другога пакалення, кантролеры памяці SDRAM, палепшаныя блокі кіравання тактавым сігналам у змешаным рэжыме, тэхналогія SelectIO™, аптымізаваныя па магутнасці блокі высакахуткасных паслядоўных прыёмаперадатчыкаў, блокі канцавых кропак, сумяшчальныя з PCI Express® , пашыраныя рэжымы кіравання энергазабеспячэннем на сістэмным узроўні, параметры канфігурацыі аўтаматычнага выяўлення і палепшаная бяспека IP з дапамогай AES і абароны ДНК прылады.Гэтыя функцыі забяспечваюць недарагую праграмуемую альтэрнатыву карыстацкім прадуктам ASIC з беспрэцэдэнтнай прастатой выкарыстання.ПЛІС Spartan-6 прапануюць лепшае рашэнне для лагічных канструкцый вялікага аб'ёму, арыентаваных на спажыўца канструкцый DSP і недарагіх убудаваных прыкладанняў.FPGA Spartan-6 з'яўляюцца праграмуемай крамянёвай асновай для мэтавых платформаў праектавання, якія забяспечваюць інтэграваныя праграмныя і апаратныя кампаненты, якія дазваляюць дызайнерам засяродзіцца на інавацыях, як толькі пачынаецца іх цыкл распрацоўкі.
• Сям'я Spartan-6:
• Spartan-6 LX FPGA: аптымізаваная логіка
• Spartan-6 LXT FPGA: высакахуткаснае паслядоўнае злучэнне
• Разлічаны на нізкі кошт
• Некалькі эфектыўных інтэграваных блокаў
• Аптымізаваны выбар стандартаў уводу/вываду
• Накладкі ў шахматным парадку
• Вялікія аб'ёмы пластыкавых пакетаў з дротам
• Нізкая статычная і дынамічная магутнасць
• Тэхпрацэс 45 нм, аптымізаваны для кошту і нізкай магутнасці
• Рэжым спячага рэжыму для адключэння энергіі
• Рэжым прыпынення падтрымлівае стан і канфігурацыю з дапамогай шматкантактнага абуджэння, паляпшэння кантролю
• Напружанне ядра меншай магутнасці 1,0 В (LX FPGA, толькі -1L)
• Высокапрадукцыйнае напружанне ядра 1,2 В (FPGA LX і LXT, класы хуткасці -2, -3 і -3N)
• Банкі інтэрфейсаў SelectIO™ з рознымі напружаннямі і рознымі стандартамі
• Хуткасць перадачы даных да 1080 Мбіт/с на дыферэнцыяльны ўвод-вывад
• Выбар выхаднога прывада, да 24 мА на кантакт
• Стандарты і пратаколы ад 3,3 В да 1,2 VI/O
• Недарагія інтэрфейсы памяці HSTL і SSTL
• Сумяшчальнасць з гарачай заменай
• Рэгуляваная хуткасць нарастання ўводу/вываду для паляпшэння цэласнасці сігналу
• Высакахуткасныя паслядоўныя прыёмаперадатчыкі GTP у FPGA LXT
• Да 3,2 Гбіт/с
• Высакахуткасныя інтэрфейсы, уключаючы: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort і XAUI
• Убудаваны блок канчатковай кропкі для канструкцый PCI Express (LXT)
• Падтрымка недарагой тэхналогіі PCI®, сумяшчальнай са спецыфікацыямі 33 МГц, 32 і 64 біт.
• Эфектыўныя зрэзы DSP48A1
• Высокапрадукцыйная арыфметыка і апрацоўка сігналаў
• Хуткі множнік 18 x 18 і 48-бітны акумулятар
• Канвеерная і каскадная магчымасць
• Папярэдне суматар для дапамогі прымяненню фільтра
• Убудаваныя блокі кантролера памяці
• Падтрымка DDR, DDR2, DDR3 і LPDDR
• Хуткасць перадачы дадзеных да 800 Мбіт/с (пікавая прапускная здольнасць 12,8 Гбіт/с)
• Шматпортавая структура шыны з незалежным FIFO для памяншэння праблем з часам праектавання
• Багатыя лагічныя рэсурсы з павялічанай лагічнай ёмістасцю
• Дадатковы рэгістр зруху або падтрымка размеркаванай аператыўнай памяці
• Эфектыўныя LUT з 6 уваходамі паляпшаюць прадукцыйнасць і мінімізуюць энергію
• LUT з падвойнымі трыгерамі для прымянення, арыентаванага на трубаправод
• Блок аператыўнай памяці з шырокім дыяпазонам дэталізацыі
• Хуткая блочная аператыўная памяць з магчымасцю запісу байтаў
• Блокі па 18 Кб, якія можна дадаткова запраграмаваць як дзве незалежныя блокі аператыўнай памяці па 9 Кб
• Плітка кіравання гадзіннікам (CMT) для павышэння прадукцыйнасці
• Нізкі ўзровень шуму, гнуткае тактаванне
• Дыспетчары лічбавых гадзіннікаў (DCM) ліквідуюць перакос гадзінніка і скажэнне працоўнага цыклу
• Схема фазавай аўтападстройкі частоты (PLL) для тактавання з нізкім джиттером
• Сінтэз частоты з адначасовым множаннем, дзяленнем і зрухам фазы
• Шаснаццаць глабальных тактавых сетак з нізкім перакосам
• Спрошчаная канфігурацыя, падтрымлівае недарагія стандарты
• 2-кантактная канфігурацыя аўтаматычнага выяўлення
• Шырокая падтрымка SPI іншых вытворцаў (да x4) і NOR flash
• Шматфункцыянальная ўспышка платформы Xilinx з JTAG
• Падтрымка MultiBoot для аддаленага абнаўлення з некалькімі бітавымі патокамі з выкарыстаннем вартавой абароны
• Палепшаная бяспека для абароны дызайну
• Унікальны ДНК-ідэнтыфікатар прылады для аўтэнтыфікацыі дызайну
• Шыфраванне бітавага патоку AES у вялікіх прыладах
• Больш хуткая ўбудаваная апрацоўка з палепшаным, недарагім праграмным працэсарам MicroBlaze™
• Вядучыя ў галіны IP і эталонныя праекты
