TMS320VC5509AZAY Лічбавыя сігнальныя працэсары і кантролеры – DSP, DSC Лічбавы сігнальны працэсар з фіксаванай кропкай 179-NFBGA -40 да 85
♠ Апісанне прадукту
| Атрыбут прадукту | Значэнне атрыбута |
| Вытворца: | Тэхаскія інструменты |
| Катэгорыя прадукту: | Лічбавыя сігнальныя працэсары і кантролеры - DSP, DSC |
| RoHS: | Падрабязнасці |
| Прадукт: | DSP |
| Серыя: | TMS320VC5509A |
| Стыль мантажу: | Паверхневы мантаж/паверхневы мантаж |
| Пакет/корпус: | NFBGA-179 |
| Ядро: | C55x |
| Колькасць ядраў: | 1 ядро |
| Максімальная тактавая частата: | 200 МГц |
| Памяць інструкцый кэша L1: | - |
| Кэш-памяць L1: | - |
| Памер памяці праграмы: | 64 кБ |
| Памер аператыўнай памяці для дадзеных: | 256 кБ |
| Працоўнае напружанне харчавання: | 1,6 В |
| Мінімальная рабочая тэмпература: | - 40°C |
| Максімальная рабочая тэмпература: | +85°C |
| Упакоўка: | Латок |
| Брэнд: | Тэхаскія інструменты |
| Тып інструкцыі: | Фіксаваная кропка |
| Тып інтэрфейсу: | I2C |
| Адчувальнасць да вільгаці: | Так |
| Тып прадукту: | DSP - лічбавыя сігнальныя працэсары і кантролеры |
| Колькасць у заводскай упакоўцы: | 160 |
| Падкатэгорыя: | Убудаваныя працэсары і кантролеры |
| Напружанне харчавання - макс.: | 1,65 В |
| Напружанне харчавання - мін.: | 1,55 В |
| Вартавыя таймеры: | Вартавы таймер |
♠ Лічбавы сігнальны працэсар з фіксаванай кропкай TMS320VC5509A
Лічбавы сігнальны працэсар (DSP) з фіксаванай кропкай TMS320VC5509A заснаваны на працэсарным ядры пакалення DSP TMS320C55x. Архітэктура DSP C55x™ дасягае высокай прадукцыйнасці і нізкага энергаспажывання дзякуючы павышанаму паралелізму і поўнай увазе да зніжэння рассейвання магутнасці. Працэсар падтрымлівае ўнутраную структуру шыны, якая складаецца з адной праграмнай шыны, трох шын чытання дадзеных, двух шын запісу дадзеных і дадатковых шын, прызначаных для перыферыйных прылад і прамога доступу да памяці (DMA). Гэтыя шыны дазваляюць выконваць да трох чытанняў дадзеных і двух запісаў дадзеных за адзін цыкл. Паралельна кантролер DMA можа выконваць да двух перадач дадзеных за цыкл незалежна ад актыўнасці працэсара.
Працэсар C55x мае два блокі множання-назапашвання (MAC), кожны з якіх здольны выконваць множанне 17 х 17 біт за адзін цыкл. Цэнтральны 40-бітны арыфметычна-лагічны блок (АЛБ) падтрымліваецца дадатковым 16-бітным АЛБ. Выкарыстанне АЛБ кіруецца наборам інструкцый, што дазваляе аптымізаваць паралельную актыўнасць і спажыванне энергіі. Гэтыя рэсурсы кіруюцца ў блоку адрасоў (AU) і блоку дадзеных (DU) працэсара C55x.
Пакаленне DSP C55x падтрымлівае набор інструкцый са зменнай шырынёй у байты для паляпшэння шчыльнасці кода. Блок інструкцый (IU) выконвае 32-бітныя выбаркі праграм з унутранай або знешняй памяці і ставіць інструкцыі ў чаргу для праграмнага блока (PU). Праграмны блок дэкадуе інструкцыі, накіроўвае задачы рэсурсам AU і DU і кіруе цалкам абароненым канвеерам. Прагназуемая магчымасць галінавання дазваляе пазбегнуць ачысткі канвеера пры выкананні ўмоўных інструкцый.
Функцыі ўводу і вываду агульнага прызначэння і 10-бітны аналага-лічбавы пераўтваральнік забяспечваюць дастатковую колькасць кантактаў для кантролю стану, перапыненняў і бітавага ўводу/вываду для ВК-дысплеяў, клавіятур і медыя-інтэрфейсаў. Паралельны інтэрфейс працуе ў двух рэжымах: альбо як падпарадкаваны мікракантролеру з выкарыстаннем порта HPI, альбо як паралельны медыя-інтэрфейс з выкарыстаннем асінхроннай EMIF. Паслядоўны інтэрфейс падтрымліваецца праз дзве перыферыйныя прылады MultiMedia Card/Secure Digital (MMC/SD) і тры McBSP.
Камплект перыферыйных прылад 5509A ўключае знешні інтэрфейс памяці (EMIF), які забяспечвае бесперашкодны доступ да асінхронных аператыўных прылад, такіх як EPROM і SRAM, а таксама да высакахуткасных аператыўных прылад высокай шчыльнасці, такіх як сінхронная DRAM. Дадатковыя перыферыйныя прылады ўключаюць універсальную паслядоўную шыну (USB), гадзіннік рэальнага часу, вартавы таймер, інтэрфейс I2C для некалькіх галоўных і падпарадкаваных прылад. Тры поўнадуплексныя шматканальныя буферызаваныя паслядоўныя парты (McBSP) забяспечваюць бесперашкодны інтэрфейс для розных стандартных паслядоўных прылад і шматканальную сувязь з да 128 асобна ўключанымі каналамі. Палепшаны інтэрфейс хост-порта (HPI) - гэта 16-бітны паралельны інтэрфейс, які выкарыстоўваецца для забеспячэння доступу хост-працэсара да 32 Кбайт унутранай памяці на 5509A. HPI можа быць настроены ў мультыплексным або немультыплексным рэжыме для забеспячэння бесперашкоднага інтэрфейсу для шырокага спектру хост-працэсараў. Кантролер DMA забяспечвае перамяшчэнне дадзеных для шасці незалежных кантэкстаў каналаў без умяшання працэсара, забяспечваючы прапускную здольнасць DMA да двух 16-бітных слоў за цыкл. Таксама ўключаны два таймеры агульнага прызначэння, да васьмі спецыяльных кантактаў агульнага прызначэння ўводу/вываду (GPIO) і генератар лічбавай фазавай аўтападстройкі частоты (DPLL).
5509A падтрымліваецца ўзнагароджаным у галіны eXpressDSP™, інтэграваным асяроддзем распрацоўкі (IDE) Code Composer Studio™, DSP/BIOS™, стандартам алгарытмаў Texas Instruments і найбуйнейшай у галіны сеткай іншых вытворцаў. IDE Code Composer Studio ўключае інструменты генерацыі кода, у тым ліку кампілятар C і візуальны кампаноўнік, сімулятар, RTDX™, драйверы прылад эмуляцыі XDS510™ і модулі ацэнкі. 5509A таксама падтрымліваецца бібліятэкай DSP C55x, якая ўключае больш за 50 базавых праграмных ядраў (фільтры FIR, фільтры IIR, FFT і розныя матэматычныя функцыі), а таксама бібліятэкі падтрымкі мікрасхем і плат.
Ядро DSP TMS320C55x было створана з адкрытай архітэктурай, якая дазваляе дадаваць спецыялізаванае абсталяванне для павышэння прадукцыйнасці пэўных алгарытмаў. Апаратныя пашырэнні на 5509A забяспечваюць ідэальны баланс паміж прадукцыйнасцю фіксаваных функцый і праграмуемай гнуткасцю, адначасова дасягаючы нізкага энергаспажывання і кошту, якія традыцыйна было цяжка знайсці на рынку відэапрацэсараў. Пашырэнні дазваляюць 5509A забяспечваць выключную прадукцыйнасць відэакадэка, прычым больш за палову яго прапускной здольнасці даступна для выканання дадатковых функцый, такіх як пераўтварэнне каляровай прасторы, аперацыі карыстальніцкага інтэрфейсу, бяспека, TCP/IP, распазнаванне голасу і пераўтварэнне тэксту ў маўленне. У выніку адзін DSP 5509A можа забяспечваць працу большасці партатыўных лічбавых відэапраграм з запасам вылічальнай магутнасці. Для атрымання дадатковай інфармацыі глядзіце Даведнік праграміста па апаратных пашырэннях TMS320C55x для прыкладанняў для апрацоўкі малюнкаў/відэа (нумар літаратуры SPRU098). Больш падрабязную інфармацыю аб выкарыстанні бібліятэкі апрацоўкі малюнкаў DSP глядзіце ў даведніку праграміста бібліятэкі апрацоўкі малюнкаў/відэа TMS320C55x (нумар літаратуры SPRU037).
• Высокапрадукцыйны, нізкаэнергаспажывальны лічбавы сігнальны працэсар з фіксаванай кропкай TMS320C55x™
− 9,26-, 6,95-, 5-нс час цыклу інструкцыі
− Тактавая частата 108, 144, 200 МГц
− Адна/дзве інструкцыі выконваюцца за цыкл
− Двайныя множнікі [да 400 мільёнаў множанняў-назапашванняў у секунду (MMACS)]
− Дзве арыфметычна-лагічныя адзінкі (АЛП)
− Тры ўнутраныя шыны чытання дадзеных/аперандаў і дзве ўнутраныя шыны запісу дадзеных/аперандаў
• 128 КБ х 16-бітная аператыўная памяць на чыпе, якая складаецца з:
− 64 КБ аператыўнай памяці з падвойным доступам (DARAM) 8 блокаў па 4 КБ × 16 біт
− 192 КБ аператыўнай памяці з аднаразовым доступам (SARAM) 24 блокі па 4 КБ × 16 біт
• 64 КБ убудаванай ПЗУ з адным станам чакання (32 КБ × 16 біт)
• 8 М × 16-бітная максімальная адрасаваная прастора знешняй памяці (сінхронная DRAM)
• 16-бітная знешняя памяць паралельнай шыны з падтрымкай:
− Інтэрфейс знешняй памяці (EMIF) з магчымасцямі GPIO і бесклеевым інтэрфейсам для:
− Асінхронная статычная аператыўная памяць (SRAM)
− Асінхронная EPROM
− Сінхронная DRAM (SDRAM)
− 16-бітны паралельны пашыраны інтэрфейс хост-порта (EHPI) з магчымасцямі GPIO
• Праграмуемае кіраванне нізкім энергаспажываннем шасці функцыянальных даменаў прылады
• Логіка эмуляцыі на аснове сканавання на чыпе
• Убудаваная перыферыя
− Два 20-бітныя таймеры
− Вартавы таймер
− Шасціканальны кантролер прамога доступу да памяці (DMA)
− Тры паслядоўныя парты, якія падтрымліваюць камбінацыю:
− Да 3 шматканальных буферызаваных паслядоўных партоў (McBSP)
− Да 2 інтэрфейсаў мультымедыйных/бяспечных лічбавых карт
− Праграмуемы генератар тактавага сігналу з фазавай аўтападстройкай частоты
− Сем (LQFP) або восем (BGA) кантактаў агульнага прызначэння ўводу/вываду (GPIO) і адзін кантакт агульнага прызначэння (XF)
− Падпарадкаваны порт USB Full-Speed (12 Мбіт/с) з падтрымкай масавай, перапыненай і ізахранічнай перадачы
− Інтэгральны інтэрфейс I2C (Multi-Master і Slave)
−Гадзіннік рэальнага часу (RTC) з кварцавым уваходам, асобным тактавым даменам, асобнай крыніцай харчавання
− 4-канальны (BGA) або 2-канальны (LQFP) 10-бітны паслядоўна апраксімаваны аналага-лічбавы пераўтваральнік
• Логіка межавага сканавання IEEE Std 1149.1† (JTAG)
• Пакеты:
− 144-тэрмінальны нізкапрофільны чатырохканальны плоскі камплект (LQFP) (суфікс PGE)
− 179-Terminal MicroStar BGA™ (шарыкавая сеткавая масіўка) (суфікс GHH)
− 179-кантактны бессвінцовы MicroStar BGA™ (шарыкавая сетка) (суфікс ZHH)
• Ядро 1,2 В (108 МГц), 2,7 В – 3,6-VI/Os
• Ядро 1,35-В (144 МГц), 2,7-В – 3,6-VI/Os
• Ядро 1,6-В (200 МГц), 2,7-В – 3,6-VI/Os
• Гібрыдная, электрычная і сілавая сістэма (EV/HEV)
– Сістэма кіравання батарэямі (BMS)
– Убудаваная зарадная прылада
– Цягавы інвертар
– Пераўтваральнік пастаяннага току
– Стартар/генератар
